verilog中$size和$bits运算符有什么区别？如果我有变量[9:0]a,[6:0]b,[31:0]c.
c <= [($size(a)+$size(b)-1]-:$bits(b)];
上面表达式中'c'的输出是什么？
我已经开始为我的RTL DUT开发一个测试平台.使用测试平台的所有组件,我想实现自检机制来验证DUT的功能.
因此,我需要开发记分板组件.但在这里,我甚至得到了检查器组件的概念.
Scoreboard和Checker组件有什么区别？
还有它的应用？
什么时候需要使用记分牌或检查牌或两者兼而有之？
谢谢.
verification verilog register-transfer-level system-verilog uvm