Suh*_*has 0 verification verilog register-transfer-level system-verilog uvm
我已经开始为我的RTL DUT开发一个测试平台.使用测试平台的所有组件,我想实现自检机制来验证DUT的功能.
因此,我需要开发记分板组件.但在这里,我甚至得到了检查器组件的概念.
Scoreboard和Checker组件有什么区别？
还有它的应用？
什么时候需要使用记分牌或检查牌或两者兼而有之？
谢谢.
dav*_*_59 11
在一般术语中,检查器和记分板可互换使用,并且都将DUT的实际结果与预期结果进行比较.但是,检查器通常特定于您要验证的独立功能,而记分板可能是接口或整个DUT的一个或多个检查器的集合.记分板也可能负责确定"测试"何时完成.
我认为验证中使用的术语记分板的起源来自用于存储预期结果的数据库,并且当数据库中的所有条目都已检查完成时,或者数据库为空,因为您已删除每个条目时,认为测试已完成因为实际结果来自DUT.UVM用于uvm_scoreboard表示包含此数据库的测试平台中的组件.
SystemVerilog 1800-2009将关键字保留checker为封装块,用于构建断言验证库以及用于形式验证的建模代码.但我仍然认为检查器是可重用代码的任何封装,用于检查预期的实际结果.