小编new*_*bie的帖子

修复会话级别拒绝

我正在研究修复会话层并且对会话级别拒绝有一些困惑。

如果在会话期间收到的消息出现乱码或无效(校验和错误、正文长度、所需标签丢失等),正确的恢复措施是什么?我在思考以下三个问题:

  1. 发送拒绝或注销消息,并在文本字段和断开连接中包含原因。
  2. 发送 REJECT 消息并包含原因(即 undefined tag )。
  3. 忽略乱码/错误消息。在这种情况下,对于下一个接收到的消息,将检测到一个序列间隙,并且通过发送 ResendRequest FIX 引擎将恢复先前接收到的乱码消息的正确版本。

另一件事是: REJECT 后面总是跟着 LOGOUT 和 DISCONNECTION 吗?

提前致谢。

finance quickfix fix-protocol quantitative-finance

3
推荐指数
1
解决办法
1532
查看次数

使 perforce 客户端处于干净状态的最安全方法是什么?

我是 perforce 的新手,并试图了解以下内容:

我想在我的工作区中保留一个调试客户端。这个想法是,在检入主代码库中的任何东西之前,我想在我的调试客户端中引入 CL 并运行一些限定或回归以确保我没有破坏任何东西。所以,我希望我的调试客户端始终镜像主代码存储库。

“p4 sync -f”是否足以确保 - 假设我的调试客户端中没有任何打开的(p4 编辑/打开/添加等)文件?强制同步也会覆盖本地编辑的文件(不是 p4 编辑)?

perforce

3
推荐指数
1
解决办法
393
查看次数

在赋值语句中使用长嵌套 if-else 是一种不好的做法吗?

我有时在verilog中使用长赋值语句,它有嵌套的if-else循环。

例子

assign a = (b) ? '1 : ((c&d) ? '0 : ((f&h) ? '1 : '0));
Run Code Online (Sandbox Code Playgroud)

另一种方法是使用always_comb 逻辑块。然而,上述方法节省了时间并且易于快速编码。

verilog system-verilog

2
推荐指数
1
解决办法
6946
查看次数

如何监控测试/序列的DUT输出?

我是UVM的初学者.到目前为止,我能够为我的DUT创建以下环境.

具有来自我的DUT的所有输入 - 输出接口的监视器,驱动程序和序列的代理.顶级UVM环境 用于将有效数据发送到DUT的序列.我尚未实施记分牌.

我在理解如何处理如下方案时遇到了一些麻烦:

对于tb-dut接口,TB需要等待来自DUT的事件(或事务).收到交易后,TB需要发回响应.实现这个的最佳方法是什么?如何从序列中监控DUT事务?我的代理商有监视器,它将监视来自DUT的任何新输出信号.那么,我是否需要以某种方式将代理监视器中的数据带到我的测试/序列类?我知道监视器有一个分析端口,它可以用来将收到的数据发送到记分板进行检查.那么,我是否需要使用相同的端口来读取DUT输出数据,创建有效的响应并将其发送到DUT?

谢谢!

verilog system-verilog uvm

0
推荐指数
1
解决办法
2213
查看次数