谁能告诉我如何创建一个可以real在 Verilog 中存储值的数组？我尝试了以下方法，但没有成功：
real
real [31:0] in1_table [0:256];
arrays verilog system-verilog
arrays ×1
system-verilog ×1
verilog ×1