我正在使用Xilinx ISE，并使用CORE Generator和Architecture Wizard生成了内存。
问题在于它创建了一个写使能信号（wea）作为STD_LOGIC_VECTOR（0到0），并导致类型不匹配：
wea
第###行：encnt附近类型错误；当前类型为std_logic; 预期的类型std_logic_vector
如何将encntstd_logic转换为一点std_logic_vector？
encnt
（ISE不允许我从内存文件中更改Wea。）
casting vhdl xilinx-ise
casting ×1
vhdl ×1
xilinx-ise ×1