我一直遇到一些我写的VHDL代码的问题(如果你很好奇,请参阅我的另一个问题:VHDL integer'image返回"0").我需要一些方法来查看我的变量发生了什么.我读到的所有内容似乎表明我应该能够使用'report'语句来查看输出,但我读过的内容并没有告诉我在哪里可以看到这个输出.
所以我的问题是:
我正在编写VHDL代码并编写Altera DE2 FPGA板...我可以使用报表语句来获取一些输出,如果是,如何？目前我正在使用Altera的Quartus II软件.我试图安装ModelSim,但是学生版似乎不适用于Windows 7(我甚至无法安装程序显示出来......运行安装程序只是留下悬空过程).
谢谢!