我在SystemVerilog sim中遇到了这一行,我已经google了一下,但我不确定它在做什么:
data_w = { >> 32 { { >> { data } } } };
任何澄清将非常感谢!谢谢!
verilog system-verilog
system-verilog ×1
verilog ×1