SystemVerilog 是否支持以下代码？
int cnt = 0; wait( cnt == (cnt+1) )
任何人都可以指出LRM中的部分吗？
verilog system-verilog uvm
system-verilog ×1
uvm ×1
verilog ×1