我试图找出x86处理器遇到存储条件指令时的作用.例如,它是否会停止管道的前端并等待ROB缓冲区变为空,然后停止前端停止并执行SC？基本上它会迫使处理器变得非投机性......
谢谢
architecture x86 intel processors
architecture ×1
intel ×1
processors ×1
x86 ×1