相关疑难解决方法(0)

正如标题所述,为什么人们会使用"movl $ 1,%eax"而不是"movb $ 1,%eax",我被告知movl会将%eax的高阶位清零,但不是%eax一个相当于系统字大小的寄存器？意思是movl实际上是一个整数运算(而不是长整数？)

我显然对这一切感到困惑; 谢谢.

我目前正在寻找上述问题的答案。到目前为止，我发现有人说，字长是指处理器寄存器的大小，这表明在 64 位机器上，字长为 64 位，因此 QWORD（4 * 字）的大小为 256 位。

但在另一方面，我发现像源此说的大小将是128个比特（64个比特为32位和加倍此对64位），而即使这样其他建议的大小将是64个比特。但最后一个与 Microsoft 有某种关系，它通过将单词的大小定义为 16 位来混淆每个人，从而使情况变得更糟。

也许有人可以解决我的困惑并在这个主题上启发我。

一个普遍的说法是,缓存中的字节存储可能导致内部读 - 修改 - 写周期,或者与存储完整寄存器相比会损害吞吐量或延迟.

但我从未见过任何例子.没有x86 CPU是这样的,我认为所有高性能CPU也可以直接修改缓存行中的任何字节.一些微控制器或低端CPU是否有不同之处,如果它们有缓存的话？

(我不计算字可寻址的机器,或者字节可寻址但没有字节加载/存储指令的Alpha.我说的是ISA本身支持的最窄的存储指令.)

在我的研究中回答现代x86硬件可以不将单个字节存储到内存中吗？,我发现Alpha AXP省略字节存储的原因假设它们被实现为真正的字节存储到缓存中,而不是包含字的RMW更新.(因此,它会使L1d缓存的ECC保护更加昂贵,因为它需要字节粒度而不是32位).

所有现代架构(早期Alpha除外)都可以对不可缓存的内存(而不是RMW周期)进行真正的字节加载/存储,这对于为具有相邻字节I/O寄存器的设备编写设备驱动程序是必需的.(例如,使用外部启用/禁用信号来指定更宽总线的哪些部分保存实际数据,例如此ColdFire CPU /微控制器上的2位TSIZ(传输大小),或者像PCI/PCIe单字节传输,或者像DDR一样SDRAM控制信号掩盖选定的字节.)

对于微控制器设计,可能需要在缓存中为字节存储执行RMW循环,即使它不是针对像Alpha这样的SMP服务器/工作站的高端超标量流水线设计？

我认为这种说法可能来自可以用字寻址的机器.或者来自未对齐的32位存储,需要在许多CPU上进行多次访问,并且人们错误地将其从一般存储到字节存储.

为了清楚起见,我希望到同一地址的字节存储循环将在每次迭代中以与字存储循环相同的周期运行.因此,对于填充阵列,32位存储可以比8位存储快4倍.(也许如果少了32位门店饱和的内存带宽,但8位店家没有.)但是,除非字节存储有一个额外的惩罚,你不会得到更超过4倍的速度差.(或者无论宽度是多少).

而我在谈论asm.一个好的编译器会自动向量化C中的字节或int存储循环,并使用更宽的存储或目标ISA上的最佳存储.

; x86-64 NASM syntax
mov   rdi, rsp
; RDI holds at a 32-bit aligned address
mov   ecx, 1000000000
.loop:                      ; do {
    mov   byte [rdi], al
    mov   byte [rdi+2], dl     ; store two bytes in the same dword
      ; no pointer increment, this is the same 32-bit dword every time
    dec   ecx
    jnz …

最近的 Intel CPU 的前端包含一个复杂的解码器和许多简单的解码器。复杂解码器可以处理解码为多个微操作的指令，而简单解码器仅支持解码为单个（融合域）微操作的指令。

是否可以通过简单解码器来解码所有 1-μop 指令，或者是否存在只能由复杂解码器处理的 1-μop 指令？

我想知道，64 位操作系统和基于 x64 的处理器是否意味着字大小（即处理器和物理内存之间的内存传输大小）是 64 位？如果操作系统是 32 位且处理器为 x64 呢？那么基于 x86 的处理器呢？这两个规范（XX 位操作系统和基于 xXX 的处理器）与硬件中的实际字长有什么关系？

我用 c 编写了一个简单的程序，它调用一个名为 while_loop 的函数，参数为 4,3,2。该函数基本上只是一个 while 循环，我认为它与我的问题并不真正相关，因为它更像是一个通用问题。有人告诉我运行 objdump -d，所以我做了。

我有多个问题，所以这里是：

1. 我知道在最左边的列中有地址，它们根据前面的字节数递增。我不太明白的是第二列。它是正在执行的指令，但是是十六进制的吗？这是否意味着 push %ebp 相当于 55 ？我不太明白。
2. 由于这是 IA-32 并且它是小端，我知道最低有效字节存储在最低地址。但是，我不明白这些字节的显示顺序是否根据它们在内存中的位置。看看第 3 行，“8b 55 10”这是否意味着最低地址中有 8b，我会反过来读取它，或者这是否意味着 10 在最低地址，我会反过来读取它？
3. 左边的这些地址是绝对内存地址还是相对地址？