kap*_*dit 1 embedded
为什么上拉和下拉电阻连接到引脚.如何将引脚配置为上拉和下拉或中断源.
Cli*_*ord 6
对于输出,当GPIO处于复位状态(通常是高阻抗输入)时,它为引脚提供定义的逻辑状态,因此不会将输出驱动为有效的逻辑状态.
对于输入,对它的需要由所连接的设备确定,该设备在启动时也可以是高阻抗或"浮动",在这种情况下,上拉/下降将确保有效水平.
具有开漏/集电极开路输出的器件需要上拉/下拉.
您至少需要对电子产品有一个基本的了解才能在嵌入式系统开发中取得成功(除非你需要的所有东西都放在一块现成的电路板上而不做任何改动或补充.给自己一份Horowitz&Hill的电子艺术或类似的.
归档时间：
13 年，10 月 前
查看次数：
2121 次
最近记录：