Ash*_*wal 0 fpga vhdl intel-fpga
我试图减少我的vhdl代码中的逻辑元素的数量.我正在使用quartus II来编程Altera DE2 FPGA.有人可以就我如何做到这一点给出一些建议吗？
谢谢
Jos*_*osh 5
如果没有设计的其他细节,只能给出通用建议.
有许多方法可以降低FPGA中的器件利用率,这可以分为两大类:
如果您有更具体的问题,请添加更新.
归档时间：
14 年，12 月 前
查看次数：
4170 次
最近记录：
14 年，11 月 前