new*_*bie 5 automation verilog system-verilog
我试图理解或研究verilog中ASIC设计的最佳实践.我正在开发一个中等大小的块,有大约20个子模块(每行〜1000行代码).手动实例化所有子模块并进行端口连接以创建顶级RTL是一项艰苦的工作.
我想编写一个脚本来自动执行此操作.只要我们可以定义所有子模块的输入/输出以及每个子模块如何相互连接,自动生成顶层就不会太难了.但我在设计自动化方面没有足够的专业知识.我想知道是否有人可以给我一些关于如何开始的指示.
我非常感谢任何形式的意见或建议.
小智 5
根据您使用的文本编辑器，您或许可以使用一些预先存在的工具。假设您遵循某些命名约定，Emacs 有一个支持自动实例化和连接信号的附加组件：
http://www.veripool.org/wiki/verilog-mode/Verilog-mode_veritedium
对于那里的 vim 用户，有几个插件允许使用 Emacs 脚本，例如这个：
http://www.vim.org/scripts/script.php?script_id=1875
| 归档时间： |
|
| 查看次数： |
888 次 |
| 最近记录： |