通过"make"合并C程序和VHDL比特流(即使用Makefile)

Question

我正在尝试在Digilent Nexys II(Spartan 3E)开发板上测试Gadget Factory上的VHDL AVR8软处理器.该项目包括一个Makefile,用于编译C(或其他)软件程序并将其与FPGA比特流合并,因此无需在每次迭代软件时重新合成HDL.

当我执行'make'时,我得到与data2mem相关的以下错误:

Merging Verilog Mem file with Xilinx bitstream: main.bit
data2mem -bm bin/top_avr_core_v8_bd.bmm -bt bin/top_avr_core_v8.bit -bd main.mem -o b main.bit
process_begin: CreateProcess(NULL, data2mem -bm bin/top_avr_core_v8_bd.bmm -bt bin/top_avr_core_v8.bit -bd main.mem -o b main.bit, ...) failed.
make (e=2): The system cannot find the file specified.
make: *** [main.bit] Error 2

我在包含VHDL项目文件的同一目录中执行'make',我甚至在目录中有一个空白的'main.bit'文件.

有没有人对这里发生的事情有任何想法？我的空白'main.bit'文件是否需要以某种方式格式化或放在不同的位置？

以下是我的Makefile的链接:

Makefile文件

其他需要注意的信息:我不习惯使用Makefiles,更不用说将软件与FPGA比特流文件合并的特定目的了.此外,我在命令提示符下在Windows 7计算机上尝试此操作.

提前致谢.

编辑:这是Gadget Factory上AVR8软处理器的链接,这里是AVR8 源代码.

Answer 1

我想说 make 无法调用该data2mem程序。你的系统上有这样的程序吗？包含它的目录是否在您的 PATH 变量中？运行正常吗？例如，您可以在命令提示符下自己输入该命令行并使其正常工作吗？