hr0*_*r0m 11 hardware synthesis vhdl
触发器(,寄存器......)通常由上升沿或下降沿触发.但是大多数在代码中你会看到一个使用上升沿触发的if子句.事实上,我从未见过具有下降优势的代码.
这是为什么?是因为程序员自然会使用上升沿,因为它们习惯了,或者是因为某些物理/模拟定律/事实,其中上升沿编程更快/更简单/节能/ ......?
Mar*_*son 5
正如zennehoy所说,这是惯例 - 但是当逻辑在离散芯片中完成时,其中有几个门或触发器.那些触发器的包装总是被上升沿触发...据我所记,但也许有更好回忆黄皮书的人会纠正我!
因此,当合成出现时,毫无疑问每个人都觉得这样做很舒服!
归档时间:
12 年,9 月 前
查看次数:
7413 次
最近记录:
9 年,5 月 前