相关疑难解决方法(0)

我读到制造商不再专注于更高的时钟速度，现在正在致力于其他事情以提高性能。

和

• 一台采用 Intel® Xeon® 处理器 E3110、时钟速度为 3.0GHz 的旧台式机
• 以及配备 AMD Opteron(TM) 处理器 6272、时钟速度为 2.1GHz 的新服务器

当使用（单线程）执行简单的加密比较时

 openssl aes256c

台式机的性能远远好于服务器。

那么即使是最新的优化，为什么时钟速度更好的处理器性能更好呢？

我认为我买过的所有英特尔芯片都是 IA-32 架构。

Intel Itanium 是在台式机还是笔记本电脑中销售？

我曾想过有人会说“32 位是旧新闻”，因为您在 RAM 中受到限制而不会进行切换，例如使用PAE。首先假设以下因素影响处理器的速度本身：

1. 微架构设计，意味着像缓存大小、微代码的实现（如果适用）、数据/地址总线和寄存器连接，当然还有设计原则或结构。

2. 时钟速度本身。

3. 总线速度，例如 FSB 速度（前端总线）和相关的速度。

4. 特殊功能，如并行性、“超线程”、“计算单元”、使用协处理器或后台处理器卸载工作、多核环境等。

假设（并且我们知道所有这些因素都会影响速度因素）处理器是 32 位的，仅仅因为位宽、内存寻址、大小等的增加，仅 64 位的事实是否会使其更快？ ?

基本上，如果有两个相同的处理器，64 位处理器在机器码解码、获取、访问内存、MMIO、计算等方面是否会比之前的 32 位克隆更快？

这是我似乎无法理解的事情。几乎每个现代处理器每秒都能执行比其频率更多的指令。

我可以理解为什么较低级别的处理器可以执行比其频率更少的 IPS。例如，ATmega328在 16 MHZ 下执行大约 16 MIPS（或者至少我被告知是这样），而Z80在 4 MHz 下执行 0.5 MIPS。但是 Pentium 4 Extreme 可以在仅 3.2 GHz 的情况下执行超过 9 GIPS。这大约是每个时钟周期三个指令！

这是如何完成的，为什么不在较小的处理器中实现，例如AVR微控制器？

我从这里找到了我的所有信息，除了 ATmega328 。

我刚刚构建了一台新的 Skylake PC，我将看到使用 Prime95 作为压力测试器进行一些超频。

它在正常使用中工作正常，但使用 Prime95 我注意到在某些负载下 CPU 节流。

如果所有 4 个内核（8 个线程）都以 100% 的速度阻塞，为什么 Prime95 中的 Small FFT 设置比“混合”选项的温度更高？

它们都可以同时处理多个指令，但我想有一个根本的区别，这解释了为什么有两个名称，而我们并没有总是切换到使用超标量？

另外，如果我理解正确的话，现代 CPU 中都存在标量和向量指令，所以我认为这两者并不相互排斥（标量指令，如 mov 或 add 将被超标量执行，例如点积将被计算为向量-ly 以某种特殊的黑魔法方式）？

在一个典型的指令周期中，取、译码、执行共同构成一个周期。我的问题是关于解码步骤：解码的部分是什么，它是指令的操作码吗？如果是这样，那么为什么要对其进行编码？

事实上，我理解这里的解码方式与在安全领域给定密钥的情况下解码消息的方式类似，这让我有点困惑。

增加每周期指令或增加周期计数都是处理器制造商的有效设计选择。我理解理论，但如果我有一些现实生活中的例子会更清楚。

那么，谁能给我一些可以使这两种设计选择都受益的例子？比如哪种应用程序/类型的应用程序/流程利用了更高的 IPC 计数，以及哪个利用了更高的循环计数。