RAM 时序的真正重要性是什么?

Fra*_*pia 3 memory

When we choose memory for our stuff or servers we always are careful about Memory Size , Bus Speed, but most people never care about RAM timing; what is the meaning of this feature, and what is its real importance?

Law*_*ceC 6

是 RAM 时序的一个很好的解释,这将是 RAM 总线速度之后的四个数字。这些值控制与内存控制器如何与 RAM 通信相关的各种时序。

  1. CAS 延迟 (tCL) - 这是最重要的内存时序。CAS 代表列地址选通。如果已经选择了一行,它会告诉我们需要等待多少个时钟周期(在向 RAM 控制器发送列地址之后)。

  2. 行地址 (RAS) 到列地址 (CAS) 延迟 (tRCD) - 一旦我们向内存控制器发送行地址,我们将不得不等待这么多周期才能访问行的列之一。因此,如果没有选择一行,这意味着我们必须等待 tRCD + tCL 周期才能从 RAM 中获取结果。

  3. 行预充电时间 (tRP) - 如果我们已经选择了一行,我们必须等待这个周期数才能选择不同的行。这意味着访问不同行中的数据需要 tRP + tRCD + tCL 周期。

  4. 行活动时间 (tRAS) - 这是一行必须处于活动状态的最小周期数,以确保我们有足够的时间访问其中的信息。这通常需要大于或等于前三个延迟的总和(tRAS = tCL + tRCD + tRP)。

这些值越低越好。

您不能通过更改这些值中的任何一个来损坏 RAM(与修改总线速度或电压不同),如果 RAM 无法处理它,它就不会与 CPU 正确交互,并且您的系统将锁定或崩溃。

标签值存储在 RAM 的串行存在检测 (SPD) EEPROM 中,但某些主板可以覆盖它们。制造商已在提供的值下测试了 RAM,因此如果您偏离制造商的规格,RAM 可能无法可靠地工作(如果您确实使用这些值,建议进行长时间的 Memtest86 测试。)