Gee*_*eek 15 memory cpu cpu-architecture cpu-cache
在现代多核处理器中,处理器缓存 (L1,L2和L3) 由SRAM速度递减的组成(L2缓存是比L3缓存更高速度的 SRAM,这是一种成本权衡)。主要理由使用SRAM是它的速度优势在主内存使用DRAM。我想明白为什么 SRAM比速度有优势DRAM?
Yas*_*ass 26
摘自一篇关于HowStuffWorks的文章(摘要):
动态内存:
在动态 RAM (DRAM) 芯片内,每个存储单元保存一位信息,由两部分组成:晶体管和电容器。晶体管充当开关,让存储芯片上的控制电路读取电容器或改变其状态。
然后,文章将 DRAM 上的电容器与存储桶进行比较,其中 DRAM 充满电子以存储信息(存储 1s)。当信息被移除(存储 0)时,这些电子被清空。电容器的问题在于它们会发生泄漏并且会很快丢失信息。为了保留信息,外部源 (CPU或Memory Controller) 必须在放电之前为所有保持为 1 的电容器充电。
这种刷新操作是动态 RAM 得名的地方。动态 RAM 必须一直动态刷新,否则它会忘记它所持有的内容。所有这些刷新的缺点是需要时间并减慢内存速度。
静态内存:
静态 RAM 使用完全不同的技术。在静态 RAM 中,一种形式的触发器保存内存的每一位。用于存储单元的触发器需要 4 或 6 个晶体管以及一些布线,但永远不必刷新。这使得静态 RAM 比动态 RAM 快得多。然而,因为它有更多的部分,静态存储单元比动态存储单元在芯片上占用更多的空间。因此,每个芯片的内存更少,这使得静态 RAM 更加昂贵。
这是一篇非常有趣的文章,所以我建议阅读它。我从文章中提取了最相关的观点来帮助回答您的问题。
| 归档时间: |
|
| 查看次数: |
34272 次 |
| 最近记录: |