如何优化 PLL 电压

Avi*_*viD 4 cooling overclocking voltage undervolting

我正在超频我的 Core i7 (Ivy Bridge 3770K),目标是适度超频。
目前,我可以轻松地将其稳定在令人愉快的 4.4GHZ - BCLK 默认为 100.00MHz,倍频器设置为 x44。

虽然它目前很稳定(使用 Prime95 酷刑测试进行了几个小时的测试),但它确实产生了比我最理想的情况更多的热量。远没有过热,但仍然需要风扇运转得有点大声。

在 Overclock.net 上阅读了这篇文章,并与更有经验的超频者验证,降低UEFI 中的PLL 电压应该会稍微降低温度。

那么,我应该尝试降低多少呢?只要保持稳定就继续迭代,还是在 1.500v 处任意停止(如该文章所示)?
我通常期望温度降低多少?到目前为止,我似乎可能已经将其降低了 2-3C,但很难说,因为这小于环境温度的波动。
最重要的是,PLL 电压设置到底什么作用如果我理解它的功能,我会感觉更轻松地手动管理此设置。除了解释什么是PLL 之外,我还没有找到任何更好的解释它在系统中的职责的地方。

(我的主板是GA-Z77-D3H,如果重要的话......)

Ste*_*del 5

如此处所述,VCCPLL 应为 1.80V +/- 5%,最大指定电流为 1.5A,这意味着它消耗的最大功率为 2.835W。由于与整个 CPU 消耗的 >77W(库存,您的可能更高)相比,这是一个非常低的数字,因此它不会显着降低功耗。当然,您可以进行实验,但即使将其降低到 1.5V,您也获得了 0.585W 的巨大优势,这可能不值得它可能导致的不稳定。尝试坚持尽可能降低 Vcor​​e。

  • 抱歉,我已经更新了正确的 Ivy Bridge 文档的链接并相应地调整了数字。 (2认同)

Dav*_*rtz 5

PLL 电压设置决定馈送至 CPU 锁相环部分的电压。锁相环部分为 CPU 的不同部分生成以不同频率计时的时钟信号。它生成主核心时钟、视频时钟(如果CPU有视频控制器)、内存控制器时钟、总线时钟等。

PLL设计运行电压为1.8V,超过1.98V是危险的。然而,超频时,对于很多人来说稳定性似乎在1.5V到1.7V范围内更好。显着降低温度的唯一方法是降低核心电压。

  • @AviD:经验似乎表明,在大多数情况下,PLL 会生成具有较低电压的更干净的时钟。更干净的时钟可以改善超频,理论上可以降低核心电压。我还没有听到任何关于更高的 PLL 电压产生更干净的时钟信号的报告。 (我猜人们可能会这么想,但经验并没有证明这一点,但事实上恰恰相反。) (4认同)
  • @AviD:PLL负责生成BCLK,是的。电压的升高或降低可能会影响其生成干净、稳定时钟的效果。它还会影响乘法器改变时时钟保持的稳定性。是的,如果你想搞乱它,你可以降低它以保持稳定性。如果这可以让你降低核心电压,那么这将有助于散热。除了极端超频和极端冷却之外,我绝不会建议提高它。 (它可能需要更多的电压才能产生高于其设计范围的非常高的时钟速度。) (2认同)