小编kit*_*key的帖子

在Verilog中,您可以在"begin"和"end"之间包含代码块,如下所示:

if(foo) begin
   x <= 1'b0;
   y <= 1'b0;
end else begin
   x <= x_d;
   y <= y_d;
end

有没有办法在Emacs中将begin和end设置为括号,以便您可以使用check-parens或类似的方法来查找不匹配的任何内容？

我已经尝试将此(以及变体)添加到我的〜/ .emacs文件中,但它不喜欢它...

(modify-syntax-entry ?begin "(end" )
(modify-syntax-entry ?end ")begin" )

谢谢.