在verilog代码中仅给出1和给出1'b1有什么区别？
embedded verilog system-verilog iverilog
embedded ×1
iverilog ×1
system-verilog ×1
verilog ×1