我正在用 Verilog 创建一个模拟。
我有一个内存模块，加载了 MIPS 指令，如下所示......
20082000
200d2030
8dad0000
240a0001
ad0a0000
..
..
..
存储模块将指令输出到“控制”模块的输入端，该模块有以下信号：
RegDst、跳转、分支、MemRead、MemtoReg、ALUOp、MemWrite、ALUSrc、RegWrite
将为内存模块加载的支持指令列表生成信号值。add、addi等指令
我如何知道对于给定指令信号是真还是假？