小编Min*_*wat的帖子

当不完全分配一个值时，我得到一个闩锁。但是为什么在下面的示例中会出现闩锁？我认为不需要F输出锁存器，因为它定义为的所有值SEL。

Verilog代码：

always @ (ENB or D or A or B pr SEL)
    if (ENB)
    begin 
        Q=D;
        if (SEL)
            F=A;
        else
            F=B;
    end

推断逻辑：

我有两个8位输入A和B，

input [7:0] A,B;

和一个9位的输出F，

output reg [8:0] F;

A并被B组合并分配为F：

F <= ~(A^B);

如果A等于8'hFF，并且B等于8'hF0，为什么F变得9'h1F0不9'h0F0？