小编Hel*_*z42的帖子

我可以在类似于C-源代码,宏VHDL东西使用__DATE__,并__TIME__ 借此让该编译时在FPGA作为一种版本的时间戳的？

作为一个>>> new-cmer <<< to VHDL我想修改以下现有代码,它将硬编码日期放入FPGA寄存器.我总是要记住在编译之前调整值.如果这是自动完成的话会更容易.我还可以包括小时/分钟/秒吗？

LIBRARY ieee;
USE ieee.std_logic_1164.all;
USE ieee.std_logic_arith.all;

ENTITY Datum2 IS
   PORT
   (
        Day         :OUT std_logic_vector(4 downto 0);
        Month       :OUT std_logic_vector(3 downto 0);
        Year        :OUT std_logic_vector(4 downto 0)
   );
END Datum2 ;

ARCHITECTURE rtl OF Datum2 IS

BEGIN
--  "08.08.0013"
    Day   <= conv_std_logic_vector(8, 5);
    Month <= conv_std_logic_vector(8, 4);
    Year  <= conv_std_logic_vector(13, 5);
END ARCHITECTURE rtl;

目前我正面临一个由make变量评估引起的Makefile问题.我已经降低了复杂性,只留下产生问题的基本要素.

• 读取Makefile时,$(LIST)被评估为文件列表.
• 在步骤 1中,删除其中一个文件.
• 当使用可变第二步则不会再次,因此评价没有有效其复制命令过程中导致的错误的任何更多.
• 如果在使用变量时对它进行评估会很好,这里是在步骤2中.

任何想法如何解决或解决这个问题？

Makefile文件:

LIST=$(wildcard src/*.txt)

all: step1 step2

step1:
    @echo "---------- step1 ----------"
    @echo $(LIST)
    rm src/q1.txt
    ls src

step2:
    @echo "---------- step2 ----------"
    @echo $(LIST)
    cp $(LIST) ./dst

执行记录:

$ make
---------- step1 ----------
src/q1.txt src/q2.txt
rm src/q1.txt
ls src
q2.txt
---------- step2 ----------
src/q1.txt src/q2.txt
cp src/q1.txt src/q2.txt ./dst
cp: cannot stat `src/q1.txt': No such file or directory
make: *** [step2] Error 1

如何从第一个在单独窗口中打开的cygwinshell的命令行启动第二个cygwin shell？我试过"bash --login -i",但显然它是从当前窗口开始的.