我一直在阅读关于VHDL编程的文本(不要在前面,所以不能给出标题).我从文本中很难理解的一个问题是何时使用变量与信号.我想我已经清楚地了解何时使用信号(内部信号),而不是变量.
我注意到文本通常在定义一个进程之前声明并初始化信号,而一个变量在一个进程内被声明(我猜它从未初始化..).
无论如何要清除它,无论是定义还是示例都会很棒!
对于那些对VHDL有很好理解的人来说,这是一个问题.我是新手,但到目前为止,我一直使用行为描述生成VHDL.对我而言,它更容易思考,因为它类似于编写软件.我知道可能的垮台是行为'顺序执行'而结构在设计组件/过程中同时执行.
所以我只是很好奇,如果我有一个架构使用一个过程来说一个8位移位寄存器(SISO),我想创建4个实例(4x8位移位寄存器)我会创建一个组件和4这个过程的实例？
或者我会生成4个进程(彼此并行执行)并只是用不同的名称调用每个进程？
另外,只是一个普遍的问题,就人们在那里使用的优秀做法达成共识,你更喜欢哪种:结构与行为？何时是选择其中一个的好时机？我猜他们使用允许内部并发和流程中的顺序执行的组件的"更快"执行可以带来一些好处.虽然可以确保人们可以通过行为设计缩短设计时间.
谢谢!〜doddy
vhdl ×2