我是Vivado和VHDL的新手,我想就一个基本问题提供一些指导.
我猜我可以创建自己的库并在我的项目中使用它们,就像我使用默认库和基本库一样
例如:
library IEEE;
use IEEE.std_logic_1164.ALL;
use IEEE.std_logic_unsigned.ALL;
现在,通过在网上浏览,我没有找到任何具体的答案,没有任何直接的方式来"添加库"(至少在我的Vivado版本中).
有没有办法构建VHDL代码,让我们说类型定义,并在任何你喜欢的文件中使用它们,例如在C中完成？
我对 make 文件不太有经验，并且正在尝试在 Eclipse (linux) 中的 make 文件中定义预处理器变量。
这变成了一项不平凡的任务，因为它似乎遗漏了一些东西......
您可以在下面找到我的 make 文件的结构：
var_first=g++
all:
g++ main_cell.cpp -o hello
以这种方式构建我的代码，我想要做的是在我的 make 文件中定义一个变量，然后在我的代码中使用 #ifdef、#endif 对其进行断言。
我已经经历了无数的组合，但似乎缺少一些步骤......
您能给一些指点吗？
我对 VHDL 相当陌生，通过使用不同的 IP 核（由不同的提供商提供）可以看到，有时它们根据占用的空间或时序限制存在巨大差异。
我想知道 VHDL 中是否有优化的经验法则（例如，C 中的经验法则；展开循环等）。
它与我使用的综合工具有关（就像不同的编译器在 C 中使用其他优化方法，因此您需要学习阅读它们返回的反馈 asm 文件），还是取决于我的编码技能？