当无序处理器遇到类似的东西时
LOAD R1, 0x1337
LOAD R2, $R1
LOAD R3, 0x42
假设所有访问都会导致高速缓存未命中,处理器是否可以在询问内容$ R1甚至0x1337之前询问内存控制器0x42的内容？如果是这样,假设访问$ R1将导致异常(例如,分段错误),我们可以认为0x42是以推测方式加载的,对吗？
顺便说一句,当一个加载存储单元向内存控制器发送请求时,它是否可以在收到前一个请求之前发送第二个请求？
我的问题并不针对任何架构.欢迎与任何主流架构相关的答案.