小编pdq*_*pdq的帖子

我有一个"观察者"模块,目前正在其中使用全局层次结构.我需要使用第二个全局层次结构实例化第二个实例.

目前:

module watcher;
wire sig = `HIER.sig;
wire bar = `HIER.foo.bar;
...
endmodule

watcher w; // instantiation

期望:

module watcher(input base_hier);
wire sig = base_hier.sig;
wire bar = base_hier.foo.bar;
...
endmodule

watcher w1(`HIER1); // instantiation
watcher w2(`HIER2); // second instantiation, except with a different hierarchy

我最好的想法是使用vpp(Verilog预处理器)来强制生成两个几乎相同的模块(每个层次结构一个),但是有更优雅的方式吗？