小编Spa*_*max的帖子

是否有一些内置的测试或工具用于对 chisel 或 firrtl 设计与生成的 verilog 进行形式验证？verilog 后端建立在哪些概念上？里面有什么bug吗？