我正在从事需要综合我的 RTL 代码专门用于 ASIC 开发的项目。鉴于这种情况，在设计我的 RTL 时将时序逻辑与差分逻辑分开有多重要？如果这很重要，那么我在设计时应该采用什么方法，好像我应该如何区分顺序逻辑和组合逻辑的设计？
如果对于给定的进程,我声明一个变量(假设是一个1位变量variable temp : std_logic;),那么如果给定的条件返回true,我可以为变量赋值,即
if (xyz=1) then --Assuming that this condition returns TRUE
temp:= '1';
?? 这种逻辑是否可以用于ASIC？