小编Kel*_*iya的帖子

unsigned和std_logic_vector之间的区别

谁能告诉我下面的书面陈述之间的区别.

signal A: **unsigned**(3 downto 0);
signal B: **std_logic_vector**(3 downto 0);
Run Code Online (Sandbox Code Playgroud)

fpga vhdl

4
推荐指数
1
解决办法
1万
查看次数

标签 统计

fpga ×1

vhdl ×1