据我所知，系统verilog没有很好的内置正则表达式支持。
如何在 systemVerilog 中检查 srting 是否与以下正则表达式匹配：“\d+(ns|ps|us)”
regex system-verilog
regex ×1
system-verilog ×1