^Verilog hdl 语言中的插入符号 ( ) 是什么意思?a在带有输入和b输出的verilog公式中c,这c = a ^ b意味着什么?
^
a
b
c
c = a ^ b
verilog
verilog ×1