综合完成后，我会收到许多文件，如 .fw、.mcs、.prm 和 .bit 文件，我们可以将 .bit 文件以外的其他文件转储到 FPGA 中吗？项目模式和非项目模式哪个更有优势？编码是在 verilog 中完成的。
verilog synthesis xilinx vivado
synthesis ×1
verilog ×1
vivado ×1
xilinx ×1