小编Ken*_*Lin的帖子

在没有很多MIME知识的情况下,我试图学习如何编写Python脚本来发送带有文件附件的电子邮件.在交叉引用Python文档,Stack Overflow问题和一般Web搜索之后,我使用以下代码^[1]进行了测试,并对其进行了测试.

import smtplib
from email.MIMEMultipart import MIMEMultipart
from email.MIMEText import MIMEText
from email.MIMEBase import MIMEBase
from email import encoders

fromaddr = "YOUR EMAIL"
toaddr = "EMAIL ADDRESS YOU SEND TO"

msg = MIMEMultipart()

msg['From'] = fromaddr
msg['To'] = toaddr
msg['Subject'] = "SUBJECT OF THE EMAIL"

body = "TEXT YOU WANT TO SEND"

msg.attach(MIMEText(body, 'plain'))

filename = "NAME OF THE FILE WITH ITS EXTENSION"
attachment = open("PATH OF THE FILE", "rb")

part = MIMEBase('application', 'octet-stream')
part.set_payload((attachment).read())
encoders.encode_base64(part)
part.add_header('Content-Disposition', …

在ARM 文档中，它提到

Cortex-M4 处理器支持 ARMv7 未对齐访问，并将所有访问作为单个未对齐访问执行。它们通过 DCode 和系统总线接口转换为两个或多个对齐的访问。

我不清楚这是否意味着数据访问对程序员来说是原子的。然后我发现了一个 StackOverflow注释，将文档解释为：

实际上，一些 ARM 处理器（例如 Cortex-M3）支持硬件中的未对齐访问，因此即使是未对齐的读/写也是原子的。访问可能跨越多个总线周期到内存，但没有机会让另一条指令在其间跳转，因此对程序员来说是原子的。

不过，我看了看周围多一些，发现索赔违背了先前的要求：

另一个事实是，在 ARMv6 及更高版本的内核上，为了让硬件“修复”未对齐的访问，它会将其拆分为多个较小的字节负载。但是，这些不是原子的！。

那么，我相信谁呢？对于某些情况，我的项目中的打包结构中的每个元素都有 setter/getter 。换句话说，某些结构元素可能未对齐。我想知道在 Cortex-M4 上访问结构元素是否总是保证是原子的。如果不是，我想我将不得不手动启用/禁用中断或添加一些互斥锁，但如果 ARM Cortex M4 可以保证数据访问是原子的，我宁愿不这样做。

在我的 Cortex-M4 中，我使用 8Mhz 振荡器作为 HSE，然后使用 PLL 将其倍增至 72Mhz，然后驱动 SYSCLK。这让我想到，哪个时钟是用来执行指令的？换句话说，如果我们的 CPI 为 1（当然是理想值），那是否意味着我们将每秒执行 800 万条指令或 7200 万条指令？

我还发现这个DWT可用于测量时钟周期，从而测量 CPI。所以我猜测用于执行指令的哪个时钟与 DWT 使用的时钟相同？

我正在使用 STM32F3 微控制器和 HAL 库。对于许多外设（例如ADC、SPI、I2C），HAL 库提供了3 种读/写数据的方式：轮询模式、中断模式和DMA 模式。我知道我不想要轮询模式，因为它会阻塞。但是，我不确定如何在中断模式和 DMA 模式之间进行选择。有一般经验法则吗？我觉得DMA模式应该总是更好，因为它可以在没有CPU干预的情况下将值写入内存？