我正在实现一个可配置的DPRAM,其中RAM DEPTH是参数.
如何从RAM DEPTH确定ADDRESS WIDTH？
我知道关系RAM DEPTH = 2 ^(ADDRESS WIDTH)
即ADDRESS WIDTH = log(base 2)RAM DEPTH.
如何在Verilog中实现log(base 2)函数？
verilog system-verilog
system-verilog ×1
verilog ×1