小编ges*_*ema的帖子

41
推荐指数
3
解决办法
8万
查看次数

如何配置ipython以十六进制格式显示整数?

这是默认行为:

In [21]: 255
Out[21]: 255
Run Code Online (Sandbox Code Playgroud)

这就是我想要的:

In [21]: 255
Out[21]: FF
Run Code Online (Sandbox Code Playgroud)

我可以设置ipython吗?

python ipython

14
推荐指数
2
解决办法
1548
查看次数

如何验证XML文档?

我的C#/ .NET应用程序读取由用户手动编辑的XML文件.应用程序的文档中描述了允许的元素和标记.我正在使用LINQ从XML文件中提取数据.

在从XML文件中提取数据之前,我想验证它是否具有预期的结构.如果没有,那么获得有关错误的信息会很好,这样我就可以给用户一些回馈.

在C#中最简单的方法是什么?

c# xml xml-validation

8
推荐指数
1
解决办法
2万
查看次数

如何选择SYNC字?

我正在使用一个数据传输系统,它在每个超帧的开头使用一个固定的SYNC字(0xD21DB8).我很想知道如何选择这样的SYNC字,即根据设计者选择这种SYNC字的长度和值的标准.

embedded communication

7
推荐指数
2
解决办法
1259
查看次数

嵌入式软件缺陷率

在为嵌入式处理器(DSP)编写的C++代码库中,我可以期待什么样的缺陷率,因为没有单元测试,没有代码评审,没有静态代码分析,并且编译项目会产生大约1500个警告.5个缺陷/ 100行代码是否合理估计?

c++ embedded software-quality

7
推荐指数
2
解决办法
542
查看次数

里德 - 所罗门解码

我有一个28字节的序列,据说用Reed-Solomon(28,24,5)代码编码.RS代码使用8位符号并在GF(2 8)中操作.场生成多项式是x 8 + x 4 + x 3 + x 2 +1.我正在寻找一种解码这个序列的简单方法,所以我可以判断这个序列是否有错误.

我已经尝试了Python ReedSolomon模块,但我甚至不确定如何为我的RS代码正确配置编解码器(例如,字段生成多项式的第一个连续根,什么是原始元素).我也看过Schifra,但我甚至无法在Mac上编译它.

我不太关心平台(例如Python,C,Scilab),只要它是免费的.

error-correction

6
推荐指数
1
解决办法
3034
查看次数

如何从 SD 卡读取原始字节?

在 Windows PC 上,有没有办法从通过 USB 读卡器连接的 SD 卡读取原始字节?SD 卡是从嵌入式系统写入的,根本不使用文件系统,因此我无法使用标准文件访问例程。这类似于 unix dd实用程序所做的,但我需要将其集成到 .NET 应用程序中。

.net sd-card

6
推荐指数
1
解决办法
3085
查看次数

即时无损图像压缩

我有一个嵌入式应用程序,其中图像扫描仪发出一个16位像素流,后来组装成灰度图像.因为我需要在本地保存这些数据并将其转发到网络接口,所以我想压缩数据流以减少所需的存储空间和网络带宽.

有没有一种简单的算法可以用来无损压缩像素数据?

我首先想到计算两个连续像素之间的差异然后用霍夫曼​​代码编码这个差异.不幸的是,像素是无符号的16位量,因此差值可以是-65535 ... +65535范围内的任何位置,这可能导致潜在的巨大码字长度.如果连续出现一些非常长的代码字,我将遇到缓冲区溢出问题.

更新:我的平台是一个FPGA

compression embedded image-processing image-compression

5
推荐指数
1
解决办法
3373
查看次数

.NET框图组件

我正在为C#/ .NET(WinForms)应用程序寻找一个经济实惠的图表组件,它将允许用户创建如下图:

替代文字

你会给我什么推荐?

.net c# diagramming winforms

4
推荐指数
1
解决办法
3266
查看次数

C-macro:将位掩码定义的寄存器字段设置为给定值

我有 32 位寄存器,其字段定义为位掩码,例如

#define BM_TEST_FIELD 0x000F0000
Run Code Online (Sandbox Code Playgroud)

我需要一个宏,它允许我将寄存器(由其地址定义)的字段(由其位掩码定义)设置为给定值。这是我想出的:

#include <stdio.h>
#include <assert.h>

typedef unsigned int u32;

/* 
 * Set a given field defined by a bit-mask MASK of a 32-bit register at address
 * ADDR to a value VALUE.
 */
#define SET_REGISTER_FIELD(ADDR, MASK, VALUE)                                      \
{                                                                                  \
  u32 mask=(MASK); u32 value=(VALUE);                                              \
  u32 mem_reg = *(volatile u32*)(ADDR); /* Get current register value           */ \
  assert((MASK) != 0);                  /* Null masks are not supported         */ \
  while(0 == (mask & 0x01))             /* …
Run Code Online (Sandbox Code Playgroud)

c

3
推荐指数
1
解决办法
1万
查看次数

如何在Adobe Flex/AIR应用程序中存储用户首选项

在Flex的Flex应用程序中存储用户首选项的标准方法是什么?我需要存储简单的参数,如最近打开的文件列表,窗口位置和大小等.

apache-flex air

3
推荐指数
2
解决办法
4923
查看次数

Vuetify:如何将 v-navigation-drawer 放置在 v-app-bar 下方

https://vuetifyjs.com/en/components/application/#application-components上的文档提到 v-navigation-drawer 可以配置为显示在 v-app-bar 下方(而不是旁边),但它们没有似乎解释了如何实际做到这一点。

这是我正在寻找的布局(v-app-bar 跨越窗口的整个宽度,v-navigation-drawer 位于 v-app-bar 下方):

在此输入图像描述

如何配置 v-navigation-bar 来呈现这样的效果?

我当前的代码如下所示:

<v-app>
    <v-system-bar app height="30" color="primary">The system bar</v-system-bar>

    <v-app-bar app color="secondary" dense dark>
      The application bar
    </v-app-bar>

    <v-navigation-drawer app>
      <p>Navigation drawer</p>
    </v-navigation-drawer>

    <v-main>
      <v-container>
        <router-view></router-view>
      </v-container>
    </v-main>

    <v-footer app>The footer</v-footer>
    <v-bottom-navigation app color="secondary">The bottom navigation</v-bottom-navigation>
</v-app>
Run Code Online (Sandbox Code Playgroud)

它呈现如下(请注意导航抽屉位于应用程序栏旁边,而不是下方)

在此输入图像描述

vue.js vuetify.js

2
推荐指数
1
解决办法
3993
查看次数

相当于VHDL记录端口的SystemVerilog

我的VHDL实体具有这两个单向记录端口:

user2regs     : in user2regs_t;
regs2user     : out regs2user_t
Run Code Online (Sandbox Code Playgroud)

在包中定义如下:

type user2regs_t is record
    status_value : std_logic_vector(31 downto 0);
end record;

type regs2user_t is record
    control_led : std_logic_vector(3 downto 0);
end record;
Run Code Online (Sandbox Code Playgroud)

如何在可综合的SystemVerilog模块中实现相同的端口/接口?

vhdl system-verilog

1
推荐指数
1
解决办法
480
查看次数