我当前的 iCE40 FPGA 项目包括一个 8 位（软 IP）微处理器，它连接到由 8 个 2Kx2 块 RAM 组成的 4Kx8 RAM。能够将新程序（用于 8 位微型）加载到 4kx8 RAM 中而无需 FPGA 重新编译或重新路由会很有用。建议的流程需要 a) 分析 FPGA 网表以找出 8 个 2Kx2 块 RAM（组成 4Kx8 RAM）的排列和命名方式。b) 将包含新程序（用于 8 位微）的 Intel hex 文件拆分为 8 个部分。c) 在比特流中找到 8 个 Block RAM 数据段中的每一个，并用新的节目内容替换每个段的当前内容。来自 icestorm 或 yosys 项目的任何人都可以评论这个提议的流程是否可行（或者如果解决方案已经存在）。
yosys ×1