小编JC2*_*JC2的帖子

在VHDL中对位向量进行否定是什么意思？例如,如果我有10100111这是一个名为temp的位向量,我会做一些像temp:= not temp我的输出是什么？

是Seapine公司的环绕SCM集中式或分布式版本控制系统？

在第6.2章的VHDL设计器指南中,有一个实体和体系结构体,用于从浮点到定点表示的转换器.我很困惑

library ieee; use ieee.std_logic_1164 all;
entity to_fp is
   port(vec: in std_u_logic_vector(15 downto 0);
        r: out real);
end entity to_fp;

architecture behavioral of to_fp is
begin 
    behavior : process (vec) is
       variable temp: bit_vector(vec'range);
       variable negative: boolean;
       variable int_result: integer;
    begin
       temp := to_bitvector(vec);
       negative := temp(temp'left) = '1';
       if negative then
          temp := not temp;
       end if;
       int_result := 0;
       for index in vec'range loop
           int_result := int_result*2 + bit'pos(temp(index));
       end loop;
       if negative then
          int_result := (-int_result) -1; …