uvm_eventSystemVerilog 的优势是什么event？有人能用小伪代码解释一下吗？
uvm_event
event
system-verilog uvm
system-verilog ×1
uvm ×1