小编Gau*_*pte的帖子

多个执行相同操作的案例的陈述

我需要使用控制信号为4位的case语句。我有很多情况下这4位执行相同的操作,如何使代码更简洁?

例如:

  casez (fbe)  //fbe is defined as logic [3:0] fbe;
   4'b0000: begin
    // operation a
   end
   4'b???1 : begin
    // operation b
   end
Run Code Online (Sandbox Code Playgroud)

操作a和操作b完全相同。如何将这两个折叠成一个盒子?像(fbe == 4'b0000)| (fbe == 4'b ??? 1)变成单个情况?

verilog system-verilog

0
推荐指数
2
解决办法
2万
查看次数

标签 统计

system-verilog ×1

verilog ×1