当我阅读RISC-V用户级ISA手册时，我注意到它说：“ OpenRISC具有条件代码和分支延迟时隙，这会使更高性能的实现复杂化。” 因此RISC-V没有分支延迟槽RISC-V用户级ISA手动链接。而且，维基百科表示，大多数新的RISC设计都省略了分支延迟时隙。为什么大多数较新的RISC体系结构逐渐忽略分支延迟时隙？
cpu cpu-architecture riscv
cpu ×1
cpu-architecture ×1
riscv ×1