在我的代码中,我将使用一些寄存器来存储一些值以便在代码中做出决定.它们不直接从输入线获取值.现在,我得到......
信号已分配但从未使用过.在优化过程中将修剪此未连接的信号.
我应该忽略这个警告吗？我的模拟工作正常.
verilog fpga xilinx vlsi synthesize
fpga ×1
synthesize ×1
verilog ×1
vlsi ×1
xilinx ×1