是否可以将一些Verilog代码包装到凿子/标量代码中？如果是，我该怎么做？我需要在凿子中使用一些verilog模块。
谢谢
弗朗切斯科
scala verilog chisel
chisel ×1
scala ×1
verilog ×1