我见过很多系统 verilog 程序示例，将数据包表示为打包结构。该数据是否像数据包一样串行传输？系统verilog结构如何在硬件中实现？
verilog system-verilog
system-verilog ×1
verilog ×1