小编MRN*_*akh的帖子

vhdl std_logic未声明错误

我一直收到没有声明std_logic的烦人的错误。我不知道为什么会收到此错误,因为我已包含所有必需的库。这是我的代码和错误。

     ---------------------------------------------------------------------    -------------
          -- Company: 
          -- Engineer: 
          -- 
-- Create Date:    15:26:41 08/23/2015 
-- Design Name: 
-- Module Name:    Deficit-Round_Robbin_algorithem - Behavioral 
-- Project Name: 
-- Target Devices: 
-- Tool versions: 
-- Description: 
--
-- Dependencies: 
--
-- Revision: 
-- Revision 0.01 - File Created
-- Additional Comments: 
--
----------------------------------------------------------------------------------
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use ieee.std_logic_arith.all;
-- Uncomment the following library declaration if using
-- arithmetic functions with Signed or Unsigned values
--use IEEE.NUMERIC_STD.ALL;
package TwoDArray is
  Type array_integer is …
Run Code Online (Sandbox Code Playgroud)

vhdl

1
推荐指数
1
解决办法
7305
查看次数

标签 统计

vhdl ×1