小编lai*_*sky的帖子

L1 缓存控制器处理来自 CPU 的内存请求的顺序

在总存储顺序 (TSO) 内存一致性模型下,x86 cpu 将有一个写入缓冲区来缓冲写入请求,并且可以为来自写入缓冲区的重新排序的读取请求提供服务。并且它说写缓冲区中的写请求将退出并以FIFO顺序向缓存层次结构发出,这与程序顺序相同。

我很好奇:

为了服务从写缓冲区发出的写请求,一级缓存控制器是否处理写请求,完成写请求的缓存一致性,并按照与发出顺序相同的顺序将数据插入一级缓存?

hardware x86 cpu-architecture memory-barriers cpu-cache

5
推荐指数
2
解决办法
656
查看次数

clflush 实现:为什么 m8 在“刷新包含 m8 的缓存行”中?

Intel 文档中的 clflush 描述说“刷新包含 m8 的缓存行。”。此外,在 Intel 文档中,m8 表示“内存中的一个字节”。

我很困惑为什么它只是m8,它只有一个字节。因为对于32位或64位系统,我们应该有32位或64位地址,即4或8字节。我一定是误会了什么。谁能帮我?

非常感谢!

x86 x86-64 instruction-set

2
推荐指数
1
解决办法
507
查看次数