我正在使用设计编译器来合成我的设计,并与另一个设计进行比较(作为我报告中的评估).Synopsys的工具可以轻松地通过命令报告该区域,但在所有论文中,我都读到了关于门数的关注.
我的测验是什么是门数以及如何计算它？
我用谷歌搜索并听说门数计算为total_area/NAND2_area.那么,这是真的吗？
total_area/NAND2_area
感谢您的阅读,请不要怪我愚蠢的问题:(.
verilog synthesis vhdl area
area ×1
synthesis ×1
verilog ×1
vhdl ×1