小编zsi*_*nyi的帖子

我不知道什么对以下代码不起作用,但它不会合成:

reg [7:0] FIFO [0:8];

always@(posedge clk) begin
    if(wr & !rd & !full) begin
       FIFO[0:8] <= {data_in, FIFO[1:8]};
    end
end

我试图以其他方式索引FIFO,但没有任何作用.在Xilinx论坛上找到了这个主题,但我无法弄清楚他想要讲的是什么.链接在这里:

http://forums.xilinx.com/t5/General-Technical-Discussion/2-dimensional-array-problem-in-Verilog/td-p/42368

谢谢

我在eclipse中的android项目有这个奇怪的问题.当我单击启动图标后,在构建工作区并且我想在设备上启动我的代码(无论是AVD还是物理手机)时,在"问题"选项卡上收到以下消息:

Description           Resource              Path        Location    Type
File is Out of sync   AndroidManifest.xml   /myproject  line 1      Android ADT Problem

在我点击启动按钮之前,我的项目绝对没问题,只是在构建时.我在预构建过程中使用一个脚本来更新我的项目中的某些版本信息(所以在清单中也是如此)但以前我也没有遇到过这个问题.我也搜索了它,但没有找到任何答案来解决这个奇怪的问题......