是否可以在verliog中有条件地实例化模块？
例如:
if (en==1) then module1 instantiation else module2 instantiation
conditional verilog instantiation hdl
conditional ×1
hdl ×1
instantiation ×1
verilog ×1